POWER4

Henry Mankell August 8, 2016 P 0 0
FONT SIZE:
fontsize_dec
fontsize_inc

Den POWER4 er en mikroprocessor udviklet af International Business Machines, som gennemførte 64-bit PowerPC og PowerPC AS instruktion sæt arkitekturer. Udgivet i 2001 har POWER4 lykkedes de Power3 og RS64 mikroprocessorer, og blev brugt i RS / 6000 og AS / 400-computere, slutter en separat udvikling af PowerPC mikroprocessorer til AS / 400. Den POWER4 var en multi-core mikroprocessor, med to kerner på en enkelt dør, at den første ikke-indlejret mikroprocessor hertil. POWER4 Chip var første kommercielt tilgængelige multiprocessor chip. Den oprindelige POWER4 havde et ur hastighed på 1,1 og 1,3 GHz, mens en forbedret version, den POWER4 +, nåede en klokfrekvens på 1,9 GHz. PowerPC 970 er et derivat af POWER4.

Funktionel indretning

Den POWER4 har en samlet L2 cache, delt i tre lige store dele. Hver har sin egen uafhængige L2-controller, som kan brødføde 32 byte data per cyklus. Core interface Unit forbinder hver L2-controller til enten data cachen eller instruktion cache i en af ​​de to processorer. Non-cache Enhed er ansvarlig for håndtering instruktion serieomkodning funktioner og udførelse af eventuelle noncacheable operationer i lageret topologi. Der er en L3 cache controller, men den faktiske hukommelse er off-chip. GX bus controller kontrol I / O-indretning kommunikation, og der er to 4-byte brede GX busser, en indgående og den anden udgående. Stoffet Controller er master controller til netværket af busser, kontrollerende kommunikation for både L1 / L2-controllere, kommunikation mellem POWER4 chips {4-vejs, 8-vejs, 16-vejs, 32-vejs} og POWER4 MCM s. Trace-og-Debug, der anvendes til First Manglende datafangst, er forudsat. Der er også en indbygget selvtest funktion og ydeevne overvågningsenhed. Power-on reset understøttes.

Udførelse enheder

Den POWER4 implementerer en superskalare mikroarkitektur gennem højfrekvente spekulative ude af ordreafvikling hjælp otte uafhængige udførelse enheder. De er: to floating-point-enheder, to load-store enheder, to fast punkt enheder, en filial enhed, og en betinget-register enhed. Disse udførelse enheder kan udfylde op til otte operationer pr ur:

  • hver floating point enhed kan fuldføre en smeltet formere-add pr ur,
  • hver belastning-butik enhed kan fuldføre en instruktion pr ur,
  • hvert fast punkt enhed kan fuldføre en instruktion pr ur.

Rørledningen faser er:

  • Branch Prediction
  • Instruktion Fetch
  • Afkode, Knæk og gruppedannelse
  • Gruppe Dispatch og instruktion Issue
  • Load-Store Enhed Operation
    • Load Hit Store
    • Store Hit Load
    • Load Hit belastning
  • Instruktion Udførelse Pipeline

Multi-chip konfiguration

Den POWER4 også kom i en konfiguration ved hjælp af en multi-chip modul indeholder fire POWER4 dør i en enkelt pakke, med op til 128 MB delt L3 ECC cache per MCM.

Parametrics

POWER4 +

Den POWER4 + var en forbedret version af POWER4 der kørte på op til 1,9 GHz. Den indeholdt 184 millioner transistorer målt 267 mm, og blev fremstillet i en 0,13 um SOI CMOS proces med otte lag af kobber interconnect.

  Like 0   Dislike 0
Forrige artikel Teuchitlan tradition
Kommentarer (0)
Ingen kommentar

Tilføj en kommentar

smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile
Tegn tilbage: 3000
captcha